---
title: 介绍
---

## 欢迎

![](https://img.shields.io/badge/version-0.3.2-blue)
![](https://img.shields.io/badge/engine-wasm-blue)
![](https://img.shields.io/badge/Verilog-support-green)
![](https://img.shields.io/badge/VHDL-building-black)
![](https://img.shields.io/badge/SystemVerilog-building-black)

本插件的开发目的首先在于为数字前端设计提供友好便捷的开发工具，在此之后，再在对FPGA的开发过程中进行去平台化，同时规范文件结构，完成完整统一友好的数字前后端设计链。紧接着兼容多家FPGA原厂后端设计，完成一条完整的数字设计链。最后，提供在FPGA上的soc设计方案，兼容soc调试工具。


[GitHub](https://github.com/Digital-EDA/Digital-IDE)


## 前言

- 安装地址 [插件市场](https://marketplace.visualstudio.com/items?itemName=sterben.fpga-support)。
- 如有问题的话欢迎在 [issues](https://github.com/Bestduan/Digital-IDE/issues)上发表。
- 喜欢的话请给个 [star](https://github.com/Bestduan/Digital-IDE)吧。
- 邮箱： sterben.nitcloud@gmail.com | zhelonghuang@mail.ustc.edu.cn

- QQ群： 932987873

在使用过程中遇到问题的可以进QQ群与我联系，在群里我看到即回复。

## 关于反馈

首先感谢您的使用与反馈，首先如果您有关于此插件更好的想法在知乎和github下均可发表，但如果是使用中出现的问题请移步至[github](https://github.com/Bestduan/Digital-IDE/issues)发表，请勿在知乎下发表，感谢您的配合。

此外在发表issue的时候，请详细说明您所遇到的问题，重点包含以下部分
- 更好看的图标
- 运行环境
- 使用版本
- 报错信息 (来源：vscode本身以及Toggle Developer Tool)
- 具体问题，以及出现的原因
- 如果是特殊情况请粘贴源码 (为了更好的能复现问题)

- 请尽量截图展示