2022-07-21 12:19:05 +02:00

6 lines
68 B
Systemverilog

// pragma translate_off
module A;
endmodule
// pragma translate_on