2022-07-21 13:18:22 +02:00

11 lines
139 B
Systemverilog

module a;
`define A "aaa"
`define \B "bbb"
initial begin
$display("aaa");
$display("aaa");
$display("bbb");
$display("bbb");
end
endmodule