delete story

This commit is contained in:
锦恢 2024-06-06 15:30:54 +08:00
parent d72b2a213c
commit b439c4de7e
3 changed files with 2 additions and 280 deletions

1
.gitignore vendored
View File

@ -13,3 +13,4 @@ images
logs logs
*.sklearn *.sklearn
config/*.story.yml config/*.story.yml
config/story.yml

View File

@ -1,131 +0,0 @@
stories:
- intent: advice
message: 关于波形显示的一些建议
- intent: bug
message: 采用iverilog生成的VCD貌似无法解析仿真数据
- intent: bug
message: 【v0.3.2】模块调用后netlist生成错误且仿真报错
- intent: advice
message: 网表优化与插入文档
- intent: bug
message: 插件文档导出问题
- intent: bug
message: 【v0.3.2】testbench修改之后再次仿真会报错
- intent: bug
message: '[0.3.2] [问题] 含参数的 Verilog 模块自动例化,代码格式不正确'
- intent: bug
message: '【报错】RuntimeError: null function or function signature mismatch'
- intent: bug
message: 报错verilog解析器无法解析以下代码
- intent: bug
message: 报错verilog解析器的bug
- intent: advice
message: 功能建议-能增加点类似Verilog-Mode的功能么
- intent: bug
message: '报错RuntimeError: null function or function signature mismatch、无法识别HDL文件'
- intent: bug
message: 例化模块自动生成tb文件报错Unknown module type
- intent: bug
message: 'Errors happen when parsing d:/danpj/fpga/modelsim/mod1/user/src/count4.v.
Error: "RuntimeError: null function or function signature mismatch". Just propose
a valuable issue in our github repo '
- intent: bug
message: 自动例化报错
- intent: bug
message: '【问题】【0.3.2】重复提示 Error: "RuntimeError: null function or function signature
mismatch"'
- intent: bug
message: 【0.3.2】【问题】1无法解析localparam 2 带参数模块例化
- intent: bug
message: 基础教程太少
- intent: bug
message: .v源文件未被正确识别
- intent: bug
message: 重复仿真时报错
- intent: bug
message: 插件不能使用
- intent: bug
message: 关于netlist的生成错误
- intent: bug
message: '[0.3.2] 支持对verilator 的dpi-c机制的支持 '
- intent: bug
message: '[0.3.2] 离线支持+SV支持'
- intent: bug
message: Bad webstie connection on README
- intent: bug
message: 在声明数据位宽时使用宏定义会报错
- intent: bug
message: 0.3.2 无verilog语法检查且提示RuntimeError
- intent: bug
message: '[0.3.2] 模块定义跳转偶尔会出现问题'
- intent: bug
message: '[0.3.2] 代码补全有多个内容完全相同的选项'
- intent: bug
message: '[0.3.2] 例化模块的类型,模块名称的代码高亮不变色'
- intent: bug
message: 文档中的params和ports数反了
- intent: advice
message: '[建议]优化Formatter与文档生成'
- intent: bug
message: '[0.3.2] Linter(vivado) 启用无效 (还是说我用的vivado2023太新了?)'
- intent: bug
message: '[0.3.2]module的#后的parameter能悬停显示数值, 但内部parameter的不能'
- intent: bug
message: '[0.3.2]param语法错误会弹右下角报错弹窗, TreeView刷新按钮无效'
- intent: bug
message: 0.3.0版本后存在bug,构建项目后仿真无法运行
- intent: advice
message: 建议:模块例化可以基于文件夹来检索,当文件比较多时更整洁一点。
- intent: bug
message: Add Questa-Sim into the linter option
- intent: bug
message: 悬停提示对 /**/ 型的注释有误
- intent: bug
message: 仿真时因为文件夹名字存在空格产生错误
- intent: bug
message: filetype from json to jsonc (support comments)
- intent: bug
message: 语法识别错误
- intent: bug
message: code to doc
- intent: bug
message: WSL环境点击“显示当前文件的FSM图”时会发生扩展远程主机终止的错误
- intent: bug
message: 在架构里不能解析include后的模块
- intent: bug
message: treeview在文件移动时遇到问题
- intent: bug
message: treeview在文件变动时产生错误
- intent: bug
message: '[0.3.0 beta] iverilog指令错误'
- intent: bug
message: Will verilator be supported?
- intent: bug
message: '[0.3.0 beta] 高亮颜色错误'
- intent: bug
message: 状态机显示有问题
- intent: bug
message: xdc文件无法高亮显示
- intent: bug
message: Ubuntu环境下digital ide对配置环境有问题。
- intent: bug
message: '[0.3.0 beta] "定义跳转"定义位置出错'
- intent: bug
message: '[0.3.0 beta] "library导入文件"模块解析报错'
- intent: bug
message: '[0.3.0 beta] "对当前文件进行仿真"功能报错'
- intent: bug
message: '[0.3.0 beta] 由于插件不能分析出使用了"include"语法, 从而导致Sim失败'
- intent: bug
message: '[0.3.0 beta] 文件跳转功能失效'
- intent: bug
message: '[0.3.0 beta] 例化中的[xx:xx]连线会导致后续颜色错误'
- intent: bug
message: '[0.3.0 beta]"显示当前文件的netlist"无法正确显示出网表'
- intent: bug
message: '[0.3.0 beta] Bitwidth of 1-bit signal is incorrectly recognized as "Unknown"
in auto instantiation and auto document'
- intent: bug
message: '[0.3.3 beta] 含参数模型的例化存在问题以及拓展快捷键失效的问题'
- intent: bug
message: '[0.3.2]数值悬停提示不支持''_''语法'

148
story.yml
View File

@ -1,148 +0,0 @@
schema:
root:
name: root
children:
- name: usage
description: 使用查询
children:
- name: bug
description: bug 查询
children:
- name: command
description: 指令
children:
- name: advice
description: 建议
children:
- name: expression
description: 情绪表达
children:
- name: joke
description: 玩尬
children:
- name: others
description: 其他
children:
stories:
- message: 请问 property.json 如何配置?
intent: usage
- message: 我的自动补全无法使用是不是有bug
intent: bug
- message: 帮我上传一下这份数据
intent: command
- message: surface了解一下
intent: others
- message: 大佬们为啥我的digital ide启动之后所有功能都没启动捏我配置了property文件然后插件的vivado路经和modelsim路经都加上了
intent: usage
- message: 这群要被chisel夺舍了吗
intent: others
- message: Metals一开直接报错
intent: others
- message: 话说digital-ide打开大的verilog卡死了
intent: bug
- message: 请问一下第一次点击对文件仿真可以出波形文件再次点击的时候就会提示unknown module type了。是哪个配置没配置好
intent: usage
- message: 怎么调整是哪个版本的vivado来构建工程呢
intent: usage
- message: 咱们这个插件win7的vscode是不是只能用很早之前的版本
intent: usage
- message: 帮我将这份数据保存到服务器上
intent: command
- message: 他这个意思是 单个功耗很低 但是功耗低那肯定性能就寄 频率肯定不高 靠人多
intent: others
- message: 我平时写代码就喜欢喝茶
intent: usage
- message: 感觉现在啥都在往AI靠
intent: others
- message: 请问你们自动对齐插件用的啥?
intent: usage
- message: 不得不放一下我的咖啡笔记了
intent: others
- message: stm32有什么好玩的应用不
intent: usage
- message: 别人设置的肯定有点不合适自己的
intent: others
- message: http://hehezhou.cn/register2024/AArch64-regindex.html
intent: others
- message: 因为他们py本领不是很强需要这些东西辅助
intent: others
- message: 写C写多了顺手在pycharm写了个main.c
intent: others
- message: 好流畅的にほんじんです
intent: others
- message: 有没有接触过UI开发的想做一款寄存器管理的工具想把界面做的好看一点
intent: usage
- message: 现在嘉立创也在做FPGA了
intent: usage
- message: 大佬们更新0.3.3之后用iverilog仿真testbench中还是例化模块出错unknown module type这是什么原因啊
intent: bug
- message: 查了一下记录2017年买的静电容
intent: others
- message: 我小时候电脑刚买回来一星期就被我玩坏了
intent: others
- message: "command not found: python"
intent: others
- message: path top.v is not a hdlFile 请问报这个错误大概是啥原因啊
intent: usage
- message: 咖啡喝不了,喝了胃不舒服
intent: others
- message: 兄弟们有没有C语言绘图库推荐
intent: usage
- message: 在企业里面最大的问题是碰见傻逼怎么办?
intent: others
- message: 如何使用 digital ide 这个插件?
intent: usage
- message: 我早上开着机去打论文 回来发现我电脑切换到Linux了
intent: others
- message: 我在Windows下遇到的只要问题就是对于C程序包管理和编译管理器偶尔会不认识彼此但除此之外都很安稳win11除外
intent: others
- message: 不能理解在生产环境用arch的人。。
intent: others
- message: 请问一下xilinx fpga开发在win和linux平台哪个好
intent: usage
- message: 好羡慕你们可以开发自己喜欢的东西
intent: others
- message: ???
intent: expression
- message:
intent: expression
- message: 我人麻了
intent: expression
- message:
intent: expression
- message: 我人傻了
intent: expression
- message: 我tm
intent: expression
- message: tnnd
intent: expression
- message: funny mud goup
intent: expression
- message: 衣服混起来洗有一件深色的掉色了现在我一盆白T恤全变成泥土色了
intent: expression
- message: 这可是陪伴了我六七年的衣服啊
intent: expression
- message: 唉神金
intent: expression
- message: 为啥要用手机号码啊
intent: others
- message: 本人于今日12时点了4瓶500ml无糖可乐收到四瓶888ml
intent: joke
- message: 我是小趴菜
intent: joke
- message: 我也想组乐队 www
intent: expression
- message: 这个乐队谱,我看哭了
intent: expression
- message: 我的手机最大的用处就是当一个麦克风+相机
intent: others
- message: 那你可能更适合iPhone不过稍微贵点入门级别5-6k好一点的得8k-1w
intent: others
- message:
rejects:
- metal
- metals
- idea